Manufacturing method of semiconductor device, library used for manufacture thereof, recording medium, and semiconductor manufacturing apparatus

半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置

Abstract

【課題】 高速かつ高精度のパターン形成を可能にする半導体装置の製造方法を提供する。 【解決手段】 OPC処理工程においてレイアウトデータをセル毎に分解してOPCを実施することで1セル1回の処理で完了し、各セルのOPC適用セルをチップ上に、配置した後にセル境界部のみOPCを実施することでセル境界近傍の寸法精度を確保する。また、セル境界部のOPCはセル境界上のパターンを一律にシュリンクすることで簡易化し高速処理を行うこともできる。 【選択図】図1
PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor device for enabling high-speed and high-precision formation of patterns. SOLUTION: Size-accuracy at the area near cell boundary can be acquired by completing single process for each cell through implementation of OPC after decomposition of layout data for each cell in the OPC processing step, and by executing OPC only to the cell boundary after arrangement of the OPC application cell of each cell on a chip. Moreover, OPC at the cell boundary can be simplified and executed quickly by uniformly shrinking the pattern on the cell boundary. COPYRIGHT: (C)2007,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (8)

    Publication numberPublication dateAssigneeTitle
    JP-2008020751-AJanuary 31, 2008National Institute Of Advanced Industrial & Technology, Renesas Technology Corp, 株式会社ルネサステクノロジ, 独立行政法人産業技術総合研究所マスクパターン設計方法およびそれを用いた半導体装置の製造方法
    JP-2008268265-ANovember 06, 2008Fujitsu Microelectronics Ltd, 富士通マイクロエレクトロニクス株式会社検証方法及び検証装置
    JP-2009216936-ASeptember 24, 2009Fujitsu Microelectronics Ltd, 富士通マイクロエレクトロニクス株式会社階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法
    JP-2010140020-AJune 24, 2010Internatl Business Mach Corp , インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporationターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法
    JP-2012212154-ANovember 01, 2012Renesas Electronics Corp, ルネサスエレクトロニクス株式会社半導体装置の製造方法
    JP-2013156451-AAugust 15, 2013Fujitsu Semiconductor Ltd, 富士通セミコンダクター株式会社Exposure method
    US-8555213-B1October 08, 2013Kabushiki Kaisha ToshibaEfficient decomposition of layouts
    WO-2008090816-A1July 31, 2008National Institute Of Advanced Industrial Science And TechnologyMask pattern designing method and semiconductor device fabrication method