半導体メモリ装置

Abstract

【課題】ストレージノードからのリークを低減する。 【解決手段】書き込みトランジスタWT、転送トランジスタTT、アンプトランジスタATおよび電荷蓄積キャパシタ(ストレージ・キャパシタC1)を有し、書き込みトランジスタ書き込みトランジスタWTは、ソース・ドレイン領域の一方が書き込みビット線WBLに接続され、他方がアンプトランジスタATのゲートに接続され、ゲートが書き込みワード線WWLに接続され、転送トランジスタTTは、ソース・ドレイン領域の一方がアンプトランジスタATのゲートに接続され、他方がストレージ・キャパシタC1のストレージノード電極に接続され、ゲートが転送ゲート線TGに接続され、アンプトランジスタATのドレインが読み出しビット線RBLに接続され、ソースがコモンソース線CSLに接続されている。 【選択図】図1
<P>PROBLEM TO BE SOLVED: To reduce leakage from a storage node in a DRAM cell so-called a gain cell. <P>SOLUTION: The semiconductor storage device has a write transistor WT, a transfer transistor TT, an amplifier transistor AT and a charge storage capacitor (storage capacitor C1). In the write transistor WT, either a source or a drain domain is connected with a write bit line WBL and the other is connected with a gate of the amplifier transistor AT, and a gate is connected with a write wordline WWL. In a transfer transistor TT, either a source or a drain domain is connected with the gate of the amplifier transistor AT and the other is connected with a storage node electrode of the storage capacitor C1, and the gate is connected with a transfer gate line TG. A drain of the amplifier transistor AT is connected with a read bit line RBL, and a source is connected with a common source line CSL. <P>COPYRIGHT: (C)2007,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (3)

    Publication numberPublication dateAssigneeTitle
    JP-2013235644-ANovember 21, 2013Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所Storage circuit, storage device, and electronic apparatus
    JP-2015215938-ADecember 03, 2015株式会社半導体エネルギー研究所, Semiconductor Energy Lab Co Ltd半導体装置
    JP-2017076454-AApril 20, 2017株式会社半導体エネルギー研究所, Semiconductor Energy Lab Co Ltd半導体装置